Aller au contenu  Aller au menu Aller à la recherche

accès rapides, services personnalisés

Rechercher

Recherche détaillée

Contact

Jacqueline Collet-Narboni
Responsable administrative

courriel : jacqueline.collet-narboni@upmc.fr

Cette page est la page de garde du site consacré à l' unité d'enseignement « Platform-based design & high level synthesis (5I156) »

Ressources annuelles

Responsable de l'UE : Granado, bertrand



Description de l'UE :

Cette UE forme les étudiants d'une part à la conception avancée de systèmes programmables sur puce (SOPC), notamment au travers d'un projet de conception conjointe HW/SW sur plate-forme FPGA, et d'autre part à la synthèse haut niveau (HLS), aux méthodes et outils pour passer d'une description haut niveau d'une application à son implémentation matérielle.

Rappels SOPC Partitionnement HW/SW Prise en compte de contraintes non fonctionnelles dans la conception d'unu SOPC Front de Pareto Evaluation de performances (surface, fréquence, consommation) Synthèse haut niveau : de l'algorithme C à l'implémentation matérielle Projet d'implémentation sur FPGA