Aller au contenu  Aller au menu Aller à la recherche

accès rapides, services personnalisés

Rechercher

Recherche détaillée

Contact

Jacqueline Collet-Narboni
Responsable administrative

courriel : jacqueline.collet-narboni@upmc.fr

Cette page est la page de garde du site consacré à l' unité d'enseignement « Du capteur au processeur sur puce : conception, test et traitement de l'information (5I155) »

Ressources annuelles

Responsable de l'UE : LOUËRAT, marie-minerve



Description de l'UE :

Cette UE présente divers sujets sur la conception et le test des circuits d'interface entre les blocs numériques et le monde physique des systèmes sur puce. Il s'agit notamment de présenter les circuits réalisant la gestion d'énergie sur puce, la génération et la distribution d'horloge ainsi que les interfaces avec les capteurs intégrés. L'UE introduit également le test des circuits mixtes, l'apprentissage automatique sur puce (« machine learning on-chip ») et les méthodes formelles de conception de circuits mixtes.

Chaque sujet sera traité en cours, TDs et travaux pratiques sur ordinateurs. L'UE se termine par un projet de 3 séances.

Cette UE s'adresse à un public large ayant des compétences en électronique numérique et/ou analogique.

Programme détaillé :

Chaque créneau de 4 heures comprend 2h de cours et 2h de TD/TP sur ordinateurs.

- Gestion de l'énergie dans les systèmes sur puce, techniques pour la basse consommation (2 créneaux).

- Synchronisation, génération d'horloge, définition de la gigue, types de gigues, moniteur embarqué pour la gigue à haute fréquence (2 créneaux).

- Méthodes formelles pour la synthèse, le dimensionnement et le dessin des masques des circuits intégrés mixtes. Étude pratique sur les circuits suivants : amplificateur à transconductance, oscillateur en anneau, comparateur (3 créneaux).

- Machine learning on-chip : circuits intégrés neuromorphiques, réseaux de neurones sur silicium, méthodes d'apprentissage automatique (1 créneau)

- Test des circuits mixtes : défauts de fabrication, test de production de haut volume, diagnostic des défaillances, test en ligne pour les applications critiques, conception des circuits en vue du test, test embarqué, calibration (2 créneaux).

- Étude bibliographique. Chaque étudiant sélectionne, étudie et présente une publication de recherche à la pointe de l'innovation sur un aspect spécifique des systèmes sur puce (1 créneau).

- Projet : interfaces intégrées pour les capteurs intelligents MEMS. Sujet : modélisation et conception du capteur résonant dans l'environnement eldo/VHDL-AMS. À la fin, chaque binôme fait une présentation de son projet (3 créneaux)

Evaluation : La note finale de l'UE est composée d'une note de projet, d'une note pour la présentation de l'étude bibliographique, d'une note de certains TP et d'une note de l'examen final.