Aller au contenu  Aller au menu Aller à la recherche

accès rapides, services personnalisés

Rechercher

Recherche détaillée

Contact

Jacqueline Collet-Narboni
Responsable administrative

courriel : jacqueline.collet-narboni@upmc.fr

Cette page est la page de garde du site consacré à l' unité d'enseignement « Systèmes programmables (4I108) »

Ressources annuelles

Responsable de l'UE : Denoulet, julien



Description de l'UE :

Cette UE traite de l'implémentation de systèmes numériques sur plates-formes reconfigurables FPGA, et aborde en particulier la conception conjointe matérielle/logicielle sur ces plates-formes. Les thèmes abordés sont la modélisation VHDL comportementale, le développement d'IP matérielles, et la conception de SOPC (System on a Programmable Chip). Ces aspects seront appliqués dans le cadre d'un mini-projet. Contenu détaillé de l'UE (1 ou 2 paragraphes) Cours VHDL RTL (4h) Notion d'IP matérielle : découpage partie opérative / partie contrôle(4h) FPGA : architectures, technologies, applications (2h) Microprocesseur softcore embarqué (2h) Interconnect / Bus embarqués (AMBA, AXI…, FSL, PLB) (4h) Interaction processeur/périphériques – Mapping mémoire (4h)

TP Prise en main du flot de conception SOPC Projet SOPC (Développement d'une chaîne de mesure : Capteur température, NIOS, IP Timer, Actionneur)