

# Master Mention Informatique Spécialité ACSI (Architecture et Conception de Systèmes Intégrés)

Secrétariat ACSI – Maison de la pédagogie – Couloir A - 1er étage.

Email : [benedicte.morelle@asim.lip6.fr](mailto:benedicte.morelle@asim.lip6.fr)



1

## Réunion du 05/11/2007

- Fonctionnement 2<sup>ème</sup> et 3<sup>ème</sup> vagues.
- Vœux et contrat pédagogique.
- Présentation des orientations et des UEs.

## Master M2 (S3 + S4)

- Master M2 = 60 ects = 14 Unités d'Enseignement de 3 ects + 1 stage de 18 ects.
- Organisé en 4 vagues = 3 vagues de 7 semaines + 1 vague stage :

- |                        |   |  |
|------------------------|---|--|
| <b>S3</b><br>(30 ects) | } | <ul style="list-style-type: none"><li>• 1ère vague : tronc commun - 4UEs obligatoires.</li><li>• 2ème vague : 5 UEs optionnelles + 1 UE obligatoire (Insertion Professionnelle).</li></ul> |
| <b>S4</b><br>(30 ects) | } | <ul style="list-style-type: none"><li>• 3ème vague : 4 UEs optionnelles.</li><li>• 4ème vague : stage.</li></ul>   |

Master Informatique  
Spécialité ACSI

3

## Contrat pédagogique

- Vœux :
  - Choix des UEs :
    - 5 UEs à la 2<sup>ème</sup> vague + 2
    - 4 UEs à la 3<sup>ème</sup> vague + 2
  - Choix de l'orientation du stage : recherche ou professionnelle.
  - **Mardi 13/11/2007 – secrétariat ACSI :**
    - 10h-11h : Abalo à Awad
    - 11h-12h : Ballabriga à Lafaye
    - 14h-15h : Le à Moulu
    - 15h-16h : Leveque à Zhou

Master Informatique  
Spécialité ACSI

4

## Contrat pédagogique

- Contrat pédagogique (à récupérer au secrétariat ACSI à partir du 19/11/2007) :
  - 5 UEs à la 2<sup>ème</sup> vague
  - 4 UEs à la 3<sup>ème</sup> vague
  - Orientation du stage : recherche ou professionnelle.
  - Référent : Habib Mehrez, Marie-Minerve Louërat, Pirouz Barzagan

Master Informatique  
Spécialité ACSI

5

## UEs proposées en 2<sup>ème</sup> et 3<sup>ème</sup> vagues

### 10 UEs proposées en 2<sup>ème</sup> vague :

- **HDL (S)** Langage de description matériel
- **DFT** Conception en vue du test
- **FPGA** Circuits programmables FPGA
- **AMLSI (S)** Architecture matérielle et logicielle des SI
- **ANUM** Architecture pour le traitement numérique
- **TSPF (O)** Techniques de simulation et de preuve formelle
- **AMS (C)** Modélisation des systèmes mixtes et analogiques
- **CIMAN (C)** Circuits intégrés radio fréquence
- **CAIRO (C)** Conception d'IPS analogiques
- **CIRF (C)** Circuits intégrés radio fréquence

### 9 UEs proposées en 3<sup>ème</sup> vague :


- **INDUS** Chaîne de Cao industrielle
- **MICRO (S)** Architecture interne des microprocesseurs
- **SOCTEST (S)** Test de systèmes intégrés
- **CSMLP (S)** Conception d'application sur plateforme mixte
- **OCAV (O)** Optimisation combinatoire appliquée aux circuits VLSI / Synthèse logique et synthèse d'architecture
- **GRETR** (recherche) Groupe de recherche
- **MJPEG (S)** Déploiement d'une application MJPEG matériel/logiciel
- **CIACOM (C)** Conception d'interface A/N pour les Télécoms
- **ZDEF (C)** Circuiterie CMOS zéro défaut et mémoire

(S) : Système (O) : CAO (C) : Circuit

Master Informatique  
Spécialité ACSI

6

# UEs + orientations + pré-requis



Master Informatique  
Spécialité ACSI

7

# Emplois du Temps

	Lundi	Mardi	Mercredi	Jeudi	Vendredi	
<b>Matin</b> 8h30 - 12h30	<b>CAIRO</b> D.Galayco M.-M. Louerat	<b>CIMAN</b> Salle G.Klisnick H.Aboushad y	<b>TSPF</b> S11 RdC T. 65/66 E.Encrenaz P.Bazarga n	<b>ANUM</b> S11 RdC T. 65/66 H. Mehrez I. Naviner	<b>CIRF</b> Salle 408-410 T.65/66 H.Aboushady	<b>INSERTION</b> S11 RdC T.65/66 et 316 Bat 41 D. Piccini
<b>Après-midi</b> 14 h – 17 h	<b>AMLSI</b> S11 RdC T. 65/66 A. Greiner F. Wajsbürt	<b>DFT</b> S 408-410 T.65/66 M.Benabdenbi	<b>HDL</b> S 408-410 T.65/66 F. Pêcheux	<b>AMS</b> Amphi A. Alexandre	<b>FPGA</b> S 408-410 T.65/66 F. Pêcheux	

	Lundi	Mardi	Mercredi	Jeudi	Vendredi
<b>Matin</b> 8h30– 12 h	<b>INDUS</b> 8h30-12h30 S 408-410 T.65/66 R.Chotin-Avot D.Galayco		<b>MJPEG</b> S 408-410 T. 65/66 A. Greiner	<b>ZDEF</b> S11 RdC T.65/66 A. Greiner M. Taroni	<b>CIACOM</b> 8h30 ENST P. Loumeau
<b>Après-midi</b> 14 h – 17 h	<b>CSMLP</b> ENST 46 rue Barrault metro Corvisart J.-L. Danger	<b>SOCTEST</b> S 408-410 T.65/66 M.Benabdenbi	<b>OCAV</b> S11 RdC T.65/66 A. Munier Y. Augé	<b>MICRO</b> S11 RdC T.65/66 N. Drach- Temam K.Heydemann	<b>Groupe de recherche</b> <b>systèmes embarqués</b> (biblio) S11 RdC T.65/66 A. Munier E.Encrenaz

Master Informatique  
Spécialité ACSI

8

# Présentation des orientations Systèmes-CAO-Circuits

Master Informatique  
Spécialité ACSI

9

## Orientation Systèmes Intégrés H. Merhrez

- Application complète (Algorithme et Implantation)
- Conception conjointe Matérielle-Logicielle
- Architecture du système
- Réseau de communications entre les éléments
- Analyse des performances
- Conception et vérification (description, modélisation, simulation, synthèse, validation, test)
- Prototypage FPGA
- Développement logiciel (noyau de système d'exploitation, programmation de l'application)

Master Informatique  
Spécialité ACSI

10

## Orientation CAO

### P. Barzagan

- Outils de CAO micro-électroniques :
  - omniprésence,
  - puissance de ces outils détermine productivité.
- Méthodes et algorithmes utilisés dans les outils de conception des circuits et systèmes intégrés (placement, routage, synthèse, simulation, ...).

Master Informatique  
Spécialité ACSI


11

## Orientation Circuits Intégrés

### M-.M. Louërat

Conception des blocs pour réaliser des System on Chip:

- Mixte analogique-numérique : convertisseurs, filtres, PLL
- Numérique : DSPs, filtres, FPGA, mémoires
- RF : émetteur et récepteur RF, RFID, communication sans fil



Master Informatique  
Spécialité ACSI

12

## Présentation des UEs

13h30 : TSPF, HDL, FPGA, ANUM, CSMLP  
14h00 : INDUS, CAIRO, CIMAN, CIRF, CIACOM, AMS  
14h30 : OCAV, GTETR, AMLSI, MJPEG, ZDEF  
15h00 : MICRO, DFT, SOCTEST

### TSPF

#### Techniques de Simulation - Preuve Formelle

Pirouz Barzagan – Emmanuelle Encrenaz

[Pirouz.Bazargan-Sabet@lip6.fr](mailto:Pirouz.Bazargan-Sabet@lip6.fr)

[Emmanuelle.Encrenaz@lip6.fr](mailto:Emmanuelle.Encrenaz@lip6.fr)

- Techniques de Simulation :
  - Algorithmes de simulation électrique
  - Algorithmes de simulation digitale
  - Organisation des données pour la simulation digitale
- Preuve formelle :
  - Alternative à la simulation
  - Equivalence de deux circuits
  - Vérification de propriétés

## HDL

### Hardware Description Languages

François Pécheux

- Objectif = Modélisation et simulation efficace de systèmes sur puce multiprocesseurs massivement parallèles (MP2SoC) en SystemC
- Associé à l'UE AMLSI
- Module pragmatique, beaucoup de TPs
  
- SystemC en profondeur, MoC
- Ecriture, codage et intégration de composants SocLib
- Plateformes purement matérielles
- Plateformes avec logiciel embarqué
- Utilisation de DSX pour l'exploration architecturale
- Cosimulation SystemC/VHDL (lien avec UE FPGA)

## FPGA

### Field Programmable Gate Array

François Pécheux

- Objectif =
  - VHDL pour la synthèse sur FPGA, approche pragmatique (beaucoup de TPs).
  - Comprendre la structure interne d'un FPGA, les familles, les variantes
  - Maîtriser le sous-ensemble VHDL synthétisable (RTL synthétisable)
  - Se familiariser avec un logiciel de modélisation et de simulation VHDL (Modelsim, lien avec UE HDL)
  - Se familiariser avec un logiciel de synthèse sur FPGA (Xilinx ISE)
  - Réaliser personnellement de nombreux exemples (système combinatoire, séquentiel, automates d'états, lien VCI, processeur 8 bits avec soft, mémoire, circuit d'entrée/sortie)



**ANUM**  
**Architectures pour le Traitement Numérique**  
**Habib Mehrez**

- Algorithmes et architectures pour le traitement numérique
- Virgules fixe et Flottante (Norme IEEE 754)
- Addition, Multiplication, Division et Racine Carrée
- Analyse des performances et complexités
- Etude de structures de calcul dans le domaine des télécommunications.
- Compression vidéo (algorithme, étude architecturale, implantation)
- Codage canal (algorithme, étude architecturale, implantation)

Master Informatique  
Spécialité ACSI


17

Jean-Luc Danger - ENST

**CSMLP : Conception de Système à  
Microprocesseur et Logique Programmable**

**Programme :**

- Apprendre le langage Verilog
- Etudier l'architecture ARM7
- Développer en Verilog l'interface FPGA  $\Leftrightarrow$  ARM
- Réaliser une application mixte ARM7 + FPGA




Jean-Luc DANGER/Master ACSI/module CSMLP Page 1

Master Informatique  
Spécialité ACSI

18

## INDUS : Outils CAOs industriels Roselyne Chotin, Dimitri Galayko

- Conception de circuits analogiques :  
CADENCE
  - Chaîne de conception complète  
(saisi du schéma, simulation, layout,  
extraction, vérification)
  - Etude de cas : OTA Miller
- Conception de circuits  
numériques
  - Outil Synopsis : conception système,  
VHDL, simulation et synthèse
  - Etude de cas : unité arithmétique




Master Informatique  
Spécialité ACSI

19


## CAIRO Circuits Intégrés Analogiques Réutilisables et Optimisés Dimitri Galayko, Marie-Minerve Louërat

- Conception de circuits  
intégrés REUTILISABLES
- Techniques de layout
- Problèmes d'appariement  
et sources  
d'erreurs/d'incertitudes
- Techniques de conception
- Logique ultra basse  
consommation, ultra-  
rapide en mode courant
- Etude de cas : conception  
d'un oscillateur contrôlé  
par une tension (VCO)

Technologie 0.25  $\mu$



Technologie 0.6  $\mu$





Master Informatique  
Spécialité ACSI

20

## CIMAN : Circuits Intégrés Mixtes Analogique-Numérique

Enseignants: G. Klisnick (MC) , H. Aboushady (MC), <http://www-asim.lip6.fr/~hassan>  
M. Vasilevski (Doctorant)



COURS :

- Spécifications des convertisseurs A/N et N/A (SNR, THD, ...)
- La technique des capacités commutées.
- Les convertisseurs algorithmiques.
- Les convertisseurs de type Sigma-Delta .

TME :



- Simulation système d'un convertisseur A/N (MATLAB).
- Conception au niveau transistor d'un convertisseur A/N (ELDO).

21

Master en Informatique  
Spécialité ACSI

## CIRF : Circuits Intégrés Radio Fréquence

Enseignants: H. Aboushady (MC), M. Vasilevski (Doctorant), <http://www-asim.lip6.fr/~hassan>  
Intervenant Industriel: Dr. Tony Vasseaux, NXP (Philips Semiconductors).



COURS :

- Techniques de transmission numériques (QPSK, FSK, QAM, ...).
- Architectures de récepteurs RF (direct conversion, low-IF, ...).
- Blocs de bases (LNA, mélangeurs, oscillateurs, ...).
- Spécifications des blocs RF (Noise Figure, IP3, ...)

TME :

- Simulation d'une chaîne de transmission RF QPSK (MATLAB).
- Simulation d'inductances intégrés CMOS (ELDO-RF).
- Conception d'un oscillateur LC (ELDO-RF).

22

Master en Informatique  
Spécialité ACSI

**CIACOM**  
**Conception d'interface A/N pour les Télécoms**  
**Patrick Loumeau /ENST**

Cours 1: Etat de l'art des interfaces analogiques numériques : Patrick Loumeau

Cours 2 : Conversion analogique numérique : Patrick Loumeau

Cours 3 : Architectures des récepteurs radio : Patrick Loumeau

Cours 4 : Filtrage numérique : Lirida Naviner

TP 1 : Description comportementale en VHDL-AMS : Patricia Desgreys

TP 2 : Conversion sigma delta, évaluation des performances : Jean-Francois Naviner

TP 3 : Filtrage numérique : Lirida Naviner

Master Informatique  
Spécialité ACSI

23

**AMS**  
**Modélisation des systèmes mixtes et analogique**  
**Annick Alexandre – LISIF**

- Objectifs de l'Unité d'Enseignement :  
Introduction à la conception et à la modélisation des systèmes analogiques et mixtes.
- Thèmes abordés :  
Systèmes intégrés analogiques et mixtes.  
Composants analogiques réutilisables.  
Langages de modélisation : VHDL AMS et SystemC AMS.  
CAO pour les circuits analogiques et mixtes. Test et vérification.

Master Informatique  
Spécialité ACSI

24

# OCAV - NI123

Ivan Augé  
Alix Munier Kordon

Master Informatique  
Spécialité ACSI

25

# OCAV

- Synthèse de Haut Niveau [Ivan Augé]  
Génération automatique d'un circuit intégré à partir d'un programme séquentielle (UGH)  
(12 heures)
- Optimisation Combinatoire pour la Conception de VLSI [Alix Munier-Kordon]  
Présentation d'outils d'optimisation (algorithme de plus courts chemins, flot, arbres de Steiner) pour la résolution de problèmes liés à la conception VLSI  
(12 heures)


Master Informatique  
Spécialité ACSI

26

## OCAV : Synthèse de Haut Niveau

- Présentation des structure de données [CFG (Control flow graph), DFG (Data-Flow Graph), CDFG (Control Data Flow Graph)].
- Optimisation des graphes,
- Choix des ressources physiques,
- Ordonnancement (découpage du programme séquentiel en cycle),
- Allocation des instructions du programme séquentiel sur des ressources physiques.

## OCAV : Problèmes d'optimisation



## OCAV : Problèmes d'optimisation

- Problème de placement:
  - Evaluation de la qualité d'un placement,
  - Stratégies et heuristiques (Recuit simulé);
- Problème de routage:
  - Algorithmes exacts et approchés pour la recherche d'un arbre de Steiner de longueur minimale.
  - Prise en compte de la congestion;
- Interaction placement/routage:
  - Stratégie de quadri-partitionnement

## OCAV : Problèmes d'optimisation

- Introduction [Terminologie sur les graphes, représentation d'un circuit, méthodologie, complexité d'un problème, Etapes du design physique];
- Plus courts chemins[Algorithme de Bellman-Ford, algorithme de Dijkstra, application à la compaction];
- Arbre de Steiner[Cas polynomiaux, algorithmes exacts et approchés, algorithme de routage séquentiel];
- Meta-heuristiques et application au placement[Recuits simulé, algorithmes génétiques, application au problème de placement].

# Groupe de Travail (GTETR)

Emmanuelle Encrenaz  
Alix Munier-Kordon

Master Informatique  
Spécialité ACSI

31

## Pourquoi tout travail de recherche doit-il démarrer par une recherche bibliographique ?

- Pour s'assurer de l'originalité d'une idée;
- Pour se situer par rapport à un ensemble de travaux, une communauté scientifique;
- Pour pouvoir valoriser un travail de recherche par des publications.

Master Informatique  
Spécialité ACSI

32



## Comment effectuer, rédiger et exposer une recherche bibliographique ?

- Etape 1: distribution début janvier de deux/trois articles par binôme donné par un chercheur du département SoC.
- Etape 2: effectuer une recherche bibliographique sur le sujet et sélectionner au maximum 5 autres articles pertinents.
- Etape 3: rédiger une étude bibliographique critique sur l'ensemble de ces papiers.
- Etape 4: exposer votre étude bibliographique.

## Ce que nous vous présenterons en plus...

- Des outils pour effectuer une recherche bibliographique, la description de normes de présentation des références (Mme Swiatek, resp. BIR),
- des outils pour présenter des références (par ex BibteX),
- des conseils avisés pour mener une étude bibliographique et la rédiger,
- une aide pour la préparation d'un exposé.

## AMLSI

### Architecture Matérielle et Logicielle des Systèmes Intégrés

Alain Greiner et Franck Wajsbürt

« Méthodes générales de conception permettant d'intégrer sur puce une application logicielle multi-tâches s'exécutant sur une plate-forme matérielle multi-processeurs. »

architecture  
logicielle

architecture  
matérielle

Implantation d'une application multi-threads  
sur une plate-forme multi-processeurs

---

Système d'exploitation embarqué

Architectures multi-processeurs  
à mémoire partagée

---

Micro-réseaux intégrés sur puce

)} système  
intégré

Master Informatique  
Spécialité ACSI

35

## MJPEG

### Implantation d'un décodeur MJPEG sur une architecture multi-processeurs intégrée sur puce

(Alain Greiner / Nicolas Pouillon)

- Objectifs  
 Cette U.E. très pratique (75% de TP) illustre sur un exemple concret les méthodes de conception présentées dans le module AMLSIS : déploiement d'une **application logicielle multi-tâches** sur une architecture matérielle multi-processeurs.
- Thèmes abordés
  - Programmation multi-tâches.
  - Graphe des tâches et des communications.
  - OS embarqué et intergiciel de communication.
  - Exploration architecturale: conception conjointe matériel/logiciel.
  - Architectures mono-processeur / multi-processeurs / multi-clusters
  - Placement des tâches et des objets logiciels en mémoire.
  - Utilisation de coprocesseurs matériels spécialisés.

Master Informatique  
Spécialité ACSI

36

## ZDEF Circuiterie CMOS Zéro Défaut

Alain Greiner (UPMC) - Gérard Taroni (Ingénieur IBM)


- Objectif  
Analyse des causes de dysfonctionnement des circuits numériques CMOS ... et techniques de conception permettant de les éviter.  
Techniques de circuiterie utilisées pour la réalisation des mémoires.
- Thèmes abordés
  - Analyse et prévention du latch-up et de l'électromigration.
  - Analyse et modélisation du bruit : diaphonie, chutes de tension d'alimentation, rayonnement alpha, etc..
  - Circuiterie à interrupteurs.
  - Circuiterie à précharge.
  - Réalisation des mémoires ROM, SRAM, DRAM, Flash...

Master Informatique  
Spécialité ACSI

37

## MICRO Architecture interne des microprocesseurs et optimisations architectures et programmes Nathalie Drach et Karine Heydemann

Rapprochement entre généraliste et embarqué, car besoin croissant en performance des processeurs enfouis/embarqués. Pas de fusion, intersection croissante.



- Passage progressif des innovations des processeurs haute-performance vers processeurs embarqués et DSPs.

Les questions traitées dans ce cours :


- Quelle architecture de composants (processeurs) pour atteindre de hautes performances (parallélisme, cache, prédicteurs, ...) ?
- Comment programmer/compiler pour ces composants afin d'atteindre de hautes performances ?
- Comment intégrer les problèmes spécifiques des systèmes enfouis (consommation, taille de code, vitesse de fonctionnement...) dans les composants haute-performance ?

Master Informatique  
Spécialité ACSI


38

## DFT: Design for Testability

- Test=test structurel après fabrication (jusqu 'à 50 % du coût total)




- Pannes franches
- Methodes de génération des vecteurs de test
- Modification du design pour le rendre testable  
=> combinatoire, séquentiel, autotest du circuit



- Techniques et outils utilisés dans l'industrie: Tetramax (Synopsys)

39

## SoCTEST



- Pbs liés au test des systèmes
- Systemes sur carte: norme Boundary scan intégrée dans tous les circuits sur carte => TME (Archi. En VHDL)
- Systemes sur puce (Soc)
  - Test des mémoires (80 % du SoC): vecteurs +architecture
  - Test des pannes temporelles (test fréquentiel): idem
  - Nouvelle norme et architectures pour tester les cœurs embarqués  
=> TME (Architecture en SystemC)

DFT      Bon concepteur circuit  
SoCTEST    Bon intégrateur système    }    Bonne connaissance des pbs liés au test du circuit

=> Recherche active dans le domaine du test et de la fiabilité des **MPSoCs** (thèses prévues)

40

# Info Master

- Description des UEs :  
<http://www.infop6.jussieu.fr/lmd/master/specialite/acsi/>
- Info Master – panneau d’affichage :  
<http://www-master.ufr-info-p6.jussieu.fr/site-annuel-courant/>