Projet Acsi


(pacsi)

OBJECTIFS ET ORGANISATION


Il s’agit de permettre aux étudiants de se confronter à un problème "non académique" dont la solution nécessite une réalisation matérielle ou logicielle de taille significative : environ 2 demi-journées de travail par semaine pendant trois mois. Le but de cette UE est de permettre à chaque étudiant de démontrer qu’il a correctement assimilé les connaissances dispensées en cours et qu’il est capable de les mettre en oeuvre pour aboutir à la solution d’un problème.

Les sujets proposés peuvent être consultés ci-dessous. Pour faciliter le choix, chaque sujet est "typé" par le parcours (l’orientation) dont il se rapproche le plus. Chaque étudiant intéressé par un sujet doit prendre contact avec le chercheur qui propose ce sujet. Il est évidemment possible (et recommandé) de s’informer sur plusieurs sujets avant de choisir. Chaque fois qu’un accord bilatéral intervient entre le responsable du sujet et un étudiant, le sujet est retiré de la liste des sujets proposés. Des prérequis particuliers sont définis pour chacun des sujets proposés, et sont précisés dans le descriptif du sujet. D’une façon générale l’inscription dans l’U.E. "Projet" suppose d’avoir acquis les bases, c’est à dire d’avoir obtenu les modules ARCHI et VLSI.

Le projet ACSI nécessite environ deux demi-journées de travail par semaine pendant trois mois à partir de mi-février. Chaque sujet est encadré par un chercheur du LIP6, et il y a en principe une réunion par semaine consacrée à l’analyse de l’avancement du projet. Le projet se déroule en deux phases : une phase de spécification et une phase de réalisation.

1. Phase de Spécification

Prise en main du problème, compréhension du sujet, analyse de différentes solutions possibles, choix des outils, identification des tâches à accomplir, organisation du travail, et définition détaillée des objectifs à atteindre et de la procédure de recette.

Evaluation : rapport de spécification + soutenance orale : fin mars - début avril

Durée de la soutenance : 15’, avec présentation de diapositives sur vidéo-projecteur. Les présentations devront avoir été saisies préalablement sur le disque du PC utilisé en soutenance.

Le rapport de spécification (une dizaine de pages) doit être "négocié" avec le responsable du sujet et doit contenir :

- l’analyse du problème,
- la proposition d’une solution de principe,
- l’identification des tâches à accomplir et planning de réalisation,
- la description détaillée de la procédure de recette.

Le rapport de spécification et la soutenance associée contribuent pour 40% à la note de l’UE.

2. Phase de Réalisation

Mise en oeuvre de la solution retenue. Mise au point et déboguage. Validation, expérimentation et analyse des résultats.

Le rapport de spécification joue le rôle d’un cahier des charges : toute modification des objectifs ou de la procédure de recette doit être négociée avec le responsable du sujet et approuvée par le responsable du TER. Les modifications de dernière minute sont irrecevables.

Evaluation : rapport final + soutenance finale : courant juin.

Le rapport final reprend le contenu du rapport de spécification, et le complète en ajoutant :

- l’analyse des différences entre la réalisation et la spécification,
- les résultats détaillés des expérimentations et des tests de validation.

Durée de la soutenance : 20’.

Le rapport et la soutenance finale contribuent pour 60% à la note de l’UE.


DESCRIPTION DES SUJETS DANS LA LISTE DE DOCUMENTS CI-DESSOUS

 
Documents utiles
Stage attribué à Laurent Sellem - OPERATEUR DE CALCUL DE DCT/IDCT
Convertisseur analogique-numérique Sigma-Delta - Passe-Bande sous-échantillonné
Stage attribué à Nicolas Gerbaud - Système de log pour simulation SystemC au niveau TLM
Stage attribué à Michel VASILEVSKI - Réalisation d’un thermomètre multi-sonde sur port USB
Stage attribué à Yan Kai - GENERATEUR DE MICRO-ROM REALISEES EN CELLULES PRECARACTERISEES
Stage attribué à Vladimir Kadychevski - Génération de documentation hypertexte pour DSX
Sujet attribué à Yassine Boukir - Simulation logique interactive
Stage attribué à Lilian Maurel - Réalisation d’un système de contrôle d’un four pour circuits imprimés à base de CMS
EXPORTATION STRATUS VERS VHDL SYNTHÉTISABLE
Matrice de convertisseurs analogique-numerique pour micro-capteurs
Stage attribué à Bastien Durban - Réalisation d’un lecteur MP3 pédagogique
Stage attribué à Haluk Ozaktas - Bibliothèque de fonctions de manipulation d’arbres de classification
Stage attribué à Plamen Pavlov - Portage du système d’exploitation Mutek sur le processeur OpenRisc 1200
Simulation logique dans l’environnement Hurricane
Stage attribué à Yu Cai, Bingxun Hou et Feng Zaiqun - REALISATION VLSI D’UNE CALCULATRICE
WRAPIN : OUTIL D’INSERTION AUTOMATIQUE D’UN SCAN-PATH PERIPHERIQUE
Stage attribué à ZHANG ZEN et YE LINFENG - Robot mobile télécommandé
Stage attribué à Sabrina Ghemri - OPTIMISATION DE SCHEMAS GENERIQUES POUR CIRCUITS INTEGRES VLSI
Stage attribué à AMAELLE AUBRY - Documentation automatique pour SocLib
SCAPIN : OUTIL D’INSERSION AUTOMATIQUE D’UN SCAN-PATH POUR LE TEST DES CICUITS INTEGRES
Stage attribué à Zhiguo SONG - Générateurs d’ Amplificateurs OTA
Circuits de polarisation pour composants analogiques
Stage attribué à Emna Tourki et Franck Baret de Coudert - Conception d’une matrice FPGA optimisée pour systèmes intégrés
Stage attribué à Nidhal Selmene - Etude et Implementation d’un outil d’analyse de timing pour FPGA possédant une structure d’arbre quaternaire
Stage attribué à Mohamed Benazzouz - Générateur de ROM pour circuits intégrés CMOS en Python
Stage attribué à Ahmed Talbi - Synthèse sur FPGA d’un microcontrôleur 8 bits ATMEL



logo-spip E. Saint-James & F. Kordon - Master Informatique - UPMC Valid XHTML 1.0!
Calculé le 27 novembre 2020 à 19h07min